SK

Add new comment

Kalo
Skôr sa obávam, že celkom nechápeš princíp pipeline :/ https://upload.wikimedia.org/wikipedia/commons/thumb/c/cb/Pipeline,_4_stage.svg/375px-Pipeline,_4_stage.svg.png Jedna pipeline nedokáže dosiahnuť IPC rovné 5. Dokáže sa len blížiť 1 pretože k poslednej fáze (write-back) sa dostane vždy len jediná inštrukcia, ostatné inštrukcie v pipeline využívajú to, že keď je predošlá inštrukcia v neskoršej fáze, môže byť fáza decode/execute už idle. Tým sa zvyšuje IPC ale nie z 1 na X, zvyšuje sa z 1/X na ->1. Je vlastne nelogické že počet stupňov pipeline = IPC, potom by také Pentium 4 malo IPC cez 20 :D Na to aby si dosiahol IPC vyššie ako 1 potrebuješ viac pipeline teda superskalárny procesor. https://upload.wikimedia.org/wikipedia/commons/thumb/4/46/Superscalarpipeline.svg/300px-Superscalarpipeline.svg.png Len tak sa dostanú k poslednej fáze dve inštrukcie naraz. 60% rozdiel v IPC by som pripísal tomu, že Stavebné stroje zdieľajú jednu FPU na 2 jadrá (+ tá FPU je jasne slabšia). Takže má 2 dispatchre na 1 FPU, teda jeden z nich čaká. Inak samozrejme, sú tam rozdiely aj v logike procesorov, ale nie také, ktoré by spôsobili taký rozdiel IPC. Tiež rozdiel medzi Pentiom 4 a Core 2. Nechápem ako tomu môžeš pripisovať taký význam. Bola to len normálna evolúcia, niečo vyhodili, niečo posilnili... Prejavilo sa to v benchmarkoch a na tom aj zaožili reklamnú masáž, ale žiadna revolúcia v konštrukcii CPU to nebola. A IPC sa môže ešte bez problémov zvýšiť. Dokonca si som istý, že ak by v Skylake implementovali natívne 512 bitové AVX/SSE, tak by mal v benchmarkoch značný náskok. To sa ale asi nedozvieme keďže Intel bude bez schopnej konkurencie len ďalej ryžovať ako doteraz. To ale neznamená že sme sa dostali na nejaký limit ktorý už nebude možné súčasnou koncepciou prekonať. ps.: "Ale neexistuje CPU, ktory by mal pre jedno vlakno tuto hodnotu nie 5, ale 10 alebo 20 alebo 50 alebo 100." Rusi nedávo propag(and)ovali cpu čo mal pri stovkách MHz vyšší výkon ako i7. Viem že sa jednalo o VLIW archtektúru ale nevidím dôvod, prečo by aj x86 nemôhla prebrať jej vlastnosti rovnako ako ich prebrala architekrúram RISC.
TOPlist